Programovatelné logické zařízení , nebo PLD a komplexní programovatelná logická zařízení , nebo CPLD , jsou integrované obvody – obvody, které sestávají z tranzistorů , rezistorů a kondenzátorů postavených na jednom mikročipu – v nichž mohou býtmikročip nakonfigurovány , nebo naprogramovaných , uživatelem . Jak názvy napovídají ,princip rozdíl mezi PLD a CPLD je složitost ; můžete myslet na CPLD , jak více PLD bloky na jednoho mikročipu . PLD
PLD se skládá ze série kombinačních logických obvodů , nebo bran , a klopných obvodů . Kombinované logické obvody jsou obvody , jejichž výstup je závislý vždy na kombinaci jejich vstupů ; klopné obvody jsou obvody, které mají dva stabilní stavy, každý z nich odpovídá jedné ze dvou alternativních vstupních signálů . Kombinační logické obvody a žabky jsou uspořádány do plně vzájemně propojených skupin známých jako makrobuněk , tak, žebooleovský výraz -výraz , který je vyhodnocen buď „true “ nebo “ false “ – . Může být postaven uvnitř každého Macrocell
PLD Výhody
Nejviditelnější výhodou PLD přes CPLD je , žejeden mikročip vyžaduje menší plochu , zapojení a výkon než několik vzájemně propojených mikročipů . Kromě toho ,PLD čip je určen pro flexibilitu , takže je-li to nezbytné ke změně logiky , může být dosaženo nahrazením jednoho PLD čip s jiným , aniž by přepojování obvodů , ke kterému je připojenčip . PLD čipy byly , ve skutečnosti ,první typ čipu , který umožnil tento druh flexibilního logiky design v hardware .
CPLD
CPLD je logicky více složitější, než PLD , ale nemusí nutně být fyzicky větší . Na rozdíl od PLD , mohou makrobunìk rámci CPLD nemusí být plně propojeny . V důsledku toho , i kdyžCPLD obsahuje dostatečné množství kombinačních logických obvodů a flip – převrátí podporovat určitou hardwarovou konfiguraci – alespoň teoreticky – to nemusí podporovat tuto konfiguraci v praxi
. CPLD Výhody
zvýšila složitost CPLD aby je bylo možno naprogramovat více logických rovnic než v PLD , a proto musí být kladen na širší škálu použití . CPLD mohou být použity stejným způsobem jako PLD pro jednoduché aplikace, jako je adresa dekódování , ale častěji používá pro vysoce výkonné logiky aplikace , jako je sekvenování energie , úroveň napětí překlad a řízení časování . Kratší doba power-up a zpoždění z CPLD je vhodnější jiný typ programovatelného logického zařízení , známý jako polní programovatelné hradlové pole ( FPGA ) , v mnoha aplikacích .